FPGA设计开发与工程实践【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

FPGA设计开发与工程实践PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 FPGA设计总论1

1.1 可编程逻辑设计发展路线1

1.2 FPGA原理基础3

1.2.1 FPGA的基本结构3

1.2.2 FPGA的工作方式6

1.2.3 软核、硬核以及固核的概念7

1.3 FPGA设计的基本步骤8

1.4 主流FPGA芯片介绍10

1.4.1 Xilinx公司的代表产品10

1.4.2 Altera公司的代表产品18

1.4.3 Lattice公司的代表产品23

第2章 VHDL设计基础25

2.1 关于VHDL25

2.2 VHDL的基本结构26

2.3 命名法则28

2.4 数据类型30

2.5 VHDL语言要素33

2.5.1 运算符及其种类34

2.5.2 数据对象39

2.6 VHDL的主要描述语句40

2.6.1 VHDL顺序语句40

2.6.2 V HDL并行语句48

2.7 状态机56

第3章 Xilinx芯片资源60

3.1 概述60

3.2 可配置逻辑模块60

3.2.1 CLB综述60

3.2.2 切片描述61

3.2.3 CLB/Slice配置63

3.2.4查找表（LUT）64

3.2.5存储元件64

3.2.6分布式RAM和内存（仅在SliceM可用）66

3.2.7分布式RAM数据流72

3.2.8只读存储器（ROM）73

3.2.9移位寄存器（仅在SliceM可用）73

3.2.10移位寄存器数据流76

3.2.11多路复用器77

3.2.12快速先行进位逻辑79

3.3块存储器81

3.3.1 RAM块简介81

3.3.2同步双端口和单端口的RAM81

3.3.3简单的双端口RAM块85

3.3.4级联RAM块87

3.3.5 RAM块纠错码88

3.4数字信号处理器DSP48E88

3.4.1 Virtex-6 FPGA DSP48E结构的特色88

3.4.2 DSP48E1块和互连器件91

3.4.3 DSP48E1切片原型92

3.5高速串行收发器GTX/GTH/GTP94

3.5.1概述94

3.5.2 Virtex-6 FPGA GTX收发器向导97

第4章 Xilinx ISE 14.3的安装与使用103

4.1关于ISE103

4.1.1 ISE简要介绍103

4.1.2 ISE 14.3软件的安装104

4.1.3 ISE 14.3软件的基本操作108

4.2 HDL代码输入112

4.2.1新建工程112

4.2.2创建源文件114

4.2.3标准语言模板的使用116

4.2.4 Xilinx IP Core的使用118

4.3原理图输入123

4.3.1新建工程123

4.3.2原理图文件125

4.4基于ISE的开发流程133

4.4.1基于Xilinx XST的综合134

4.4.2基于ISE的仿真137

4.4.3基于ISE的实现144

4.4.4使用PlanAhead分配FPGA管脚146

4.4.5使用UCF文件分配FPGA管脚147

4.4.6基于ISE的硬件编程150

第5章 FPGA常用设计技巧156

5.1关于Virtex FPGA中DCM的使用156

5.2关于Virtex FPGA中三态门的使用174

5.2.1关于Virtex的内部的三态资源174

5.2.2三态门的描述175

5.2.3对信号直接赋值175

5.2.4三态门的定位方法176

5.2.5对布线结果的分析176

5.3 Virtex器件Block RAM的使用180

5.3.1 Virtex器件Block RAM的结构特点180

5.3.2通过图形化界面Core Generator使用Block RAM183

5.4关于乘法器187

5.4.1乘法器的标准写法187

5.4.2资源使用情况及时延特性187

5.4.3结论188

5.5关于计数器189

5.5.1标准写法189

5.5.2资源使用情况及时延特性190

5.5.3结论191

5.6关于加法器191

5.6.1标准写法191

5.6.2资源使用情况及时延特性191

5.6.3结论192

5.7关于匹配滤波器193

5.7.1标准结构的匹配滤波器193

5.7.2倒置结构的匹配滤波器194

5.7.3倒置结构的匹配滤波器（不需要累加RAM）195

5.7.4结论197

5.8时间约束198

5.8.1时间约束参数的意义198

5.8.2时间约束参数的设定方法198

5.8.3时间约束参数的取值200

5.8.4时间约束参数的加入时机202

第6章 Xilinx开发板介绍203

6.1 Spartan系列开发板203

6.1.1符合RoHS规范的SP605基础板204

6.1.2 Avnet Spartan-6 LX150T开发板207

6.2 Virtex系列开发板208

6.2.1 Virtex-6系列开发板208

6.2.2 Virtex-7系列开发板214

6.3 Kintex-7系列开发板215

6.4 NetFPGA和NetFPGA-10G217

6.4.1 NetFPGA217

6.4.2 NetFPGA-10G221

第7章 FPGA通信开发案例介绍225

7.1 10G MAC225

7.1.1 MAC模块与10GbE系统结构225

7.1.2 10GbE MAC模块实现和功能描述226

7.1.3模块接口与模块列表227

7.1.4使用10G MAC IP核以及时序分析231

7.2以太网MAC地址自学习模块设计235

7.2.1设计任务描述235

7.2.2原理分析与系统方案236

7.2.3设计实现239

7.2.4 MAC地址表的其他方案——CAM243

7.2.5 V HDL代码实现245

7.2.6仿真结果及分析247

7.3 DDC数字下变频器249

7.3.1设计目标249

7.3.2 DDC原理分析250

7.3.3参数设定251

7.3.4 NCO模块251

7.3.5数字混频模块255

7.3.6 CIC模块257

7.3.7 HB模块260

7.3.8 FIR模块262

7.3.9 DDC集成与验证263

主要缩略语表266

参考文献268