Xilinx Zynq-7000嵌入式系统设计与实现 基于ARM Cortex-A9双核处理器和Vivado的设计方法【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

Xilinx Zynq-7000嵌入式系统设计与实现 基于ARM Cortex-A9双核处理器和Vivado的设计方法PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 Zynq-7000SoC设计导论1

1.1 全可编程片上系统基础知识1

1.1.1 全可编程片上系统的演进1

1.1.2 SoC与MCU和CPU的比较3

1.1.3 全可编程SoC诞生的背景4

1.1.4 可编程SoC系统技术特点5

1.1.5 全可编程片上系统中的处理器类型5

1.2 Zynq-7000 SoC功能和结构6

1.2.1 Zynq-7000 SoC产品分类及资源6

1.2.2 Zynq-7000 SoC的功能7

1.2.3 Zynq-7000 SoC处理系统PS的构成8

1.2.4 Zynq-7000 SoC可编程逻辑PL的构成13

1.2.5 Zynq -7000 SoC内的互联结构14

1.2.6 Zynq-7000 SoC的供电引脚16

1.2.7 Zynq-7000 SoC内MIO到EMIO的连接17

1.2.8 Zynq - 7000 SoC内为PL分配的信号22

1.3 Zynq-7000 SoC在嵌入式系统中的优势24

1.3.1 使用PL实现软件算法24

1.3.2 降低功耗26

1.3.3 实时减负27

1.3.4 可重配置计算28

1.4 Zynq-7000 SoC的Vivado设计流程28

1.4.1 Vivado的IP设计和系统级设计集成29

1.4.2 使用RTL或网表的设计流程29

1.4.3 IP子系统设计30

1.4.4 嵌入式处理器硬件设计30

1.4.5 使用模型和高级综合的DSP设计31

1.4.6 脱离上下文的设计流程31

1.4.7 I/O引脚规划和布局31

1.4.8 设计分析和验证32

1.4.9 器件编程和硬件验证32

1.4.10 部分可重配置32

第2章 AM BA协议规范33

2.1 AMBA规范概述33

2.2 AMBA APB规范34

2.2.1 AMBA APB写传输34

2.2.2 AMBA APB读传输36

2.2.3 AMBA APB错误响应37

2.2.4 操作状态38

2.2.5 AMBA3 APB信号38

2.3 AMBA AHB规范39

2.3.1 AMBA AHB结构39

2.3.2 AMBA AHB操作40

2.3.3 AMBA AHB传输类型42

2.3.4 AMBA AHB猝发操作44

2.3.5 AMBA AHB传输控制信号47

2.3.6 AMBA AHB地址译码48

2.3.7 AMBA AHB从设备传输响应49

2.3.8 AMBA AHB数据总线52

2.3.9 AMBA AHB传输仲裁53

2.3.10 AMBA AHB分割传输58

2.3.11 AMBA AHB复位61

2.3.12 关于AHB数据总线的位宽61

2.3.13 AMBA AHB接口设备62

2.4 AMBA AX14规范64

2.4.1 AMBA AXI4概述64

2.4.2 AMBA AXI4功能64

2.4.3 AMBA AXI4互联结构72

2.4.4 AXI4-Lite功能74

2.4.5 AXI4-Stream功能75

第3章 Zynq -7000系统公共资源及特性78

3.1 时钟子系统78

3.1.1 时钟系统架构78

3.1.2 CPU时钟域79

3.1.3 时钟编程实例81

3.1.4 时钟系统内生成电路结构82

3.2 复位子系统86

3.2.1 复位系统结构和层次87

3.2.2 复位流程88

3.2.3 复位的结果89

第4章 Zynq调试和测试子系统90

4.1 JTAG和DAP子系统90

4.1.1 JTAG和DAP系统功能92

4.1.2 JTAG和DAP系统1/O信号94

4.1.3 编程模型94

4.1.4 ARM DAP控制器96

4.1.5 跟踪端口接口单元TPIU97

4.1.6 Xilinx TAP控制器97

4.2 CoreSight系统结构及功能98

4.2.1 CoreSight结构概述98

4.2.2 CoreSight系统功能99

第5章 Cortex-A9处理器及指令集102

5.1 应用处理单元概述102

5.1.1 基本功能102

5.1.2 系统级视图103

5.2 ARM处理器架构发展105

5.3 Cortex-A9中央处理器结构106

5.3.1 处理器模式107

5.3.2 寄存器109

5.3.3 流水线115

5.3.4 分支预测115

5.3.5 指令和数据对齐116

5.3.6 跟踪和调试118

5.4 Cortex-A9处理器指令集119

5.4.1 指令集基础119

5.4.2 数据处理操作123

5.4.3 存储器指令127

5.4.4 分支129

5.4.5 饱和算术130

5.4.6 杂项指令132

第6章 Cortex-A9片上存储器系统结构和功能137

6.1 L1高速缓存137

6.1.1 高速缓存背景137

6.1.2 高速缓存的优势和问题138

6.1.3 存储器层次139

6.1.4 高速缓存结构139

6.1.5 缓存策略144

6.1.6 写和取缓冲区146

6.1.7 缓存性能和命中速度146

6.1.8 无效和清除缓存147

6.1.9 一致性和统一性点149

6.1.10 Zynq-7000中Cortex-A9 L1高速缓存的特性151

6.2 存储器顺序152

6.2.1 普通、设备和强顺序存储器模型153

6.2.2 存储器属性154

6.2.3 存储器屏障155

6.3 存储器管理单元159

6.3.1 MMU功能描述159

6.3.2 虚拟存储器160

6.3.3 转换表161

6.3.4 页表入口域的描述164

6.3.5 TLB构成166

6.3.6 存储器访问顺序168

6.4 侦听控制单元169

6.4.1 地址过滤169

6.4.2 SCU主设备端口170

6.5 L2高速缓存170

6.5.1 互斥L2-L1高速缓存配置172

6.5.2 高速缓存替换策略173

6.5.3 高速缓存锁定173

6.5.4 使能/禁止L2高速缓存控制器175

6.5.5 RAM访问延迟控制175

6.5.6 保存缓冲区操作175

6.5.7 在Cortex-A9和L2控制器之间的优化176

6.5.8 预取操作177

6.5.9 编程模型177

6.6 片上存储器178

6.6.1 片上存储器概述178

6.6.2 片上存储器功能180

6.7 系统地址分配185

6.7.1 地址映射185

6.7.2 系统总线主设备187

6.7.3 I/O外设187

6.7.4 SMC存储器187

6.7.5 SLCR寄存器187

6.7.6 杂项PS寄存器188

6.7.7 CPU私有总线寄存器188

第7章 Zynq-7000SoC的Vivado基本设计流程189

7.1 创建新的工程189

7.2 使用IP集成器创建处理器系统191

7.3 生成顶层HDL并导出设计到SDK196

7.4 创建应用测试程序199

7.5 设计验证202

7.5.1 验证前的硬件平台准备202

7.5.2 设计验证的具体实现203

7.6 SDK调试工具的使用204

7.6.1 打开前面的设计工程204

7.6.2 导入工程到SDK205

7.6.3 建立新的存储器测试工程205

7.6.4 运行存储器测试工程206

7.6.5 调试存储器测试工程207

7.7 SDK性能分析工具209

第8章 ARMGPIO的原理和控制实现213

8.1 GPIO模块原理213

8.1.1 GPIO接口及功能214

8.1.2 GPIO编程流程217

8.1.3 I/O接口218

8.1.4 部分寄存器说明218

8.1.5 底层读/写函数说明220

8.1.6 GPIO的API函数说明220

8.2 Vivado环境下MIO读/写控制的实现221

8.2.1 调用底层读/写函数编写GPIO应用程序221

8.2.2 调用API函数编写控制GPIO应用程序224

8.3 Vivado环境下EMIO读/写控制的实现227

8.3.1 调用底层读/写函数编写GPIO应用程序227

8.3.2 调用API函数编写控制 GPIO应用程序232

第9章 Cortex - A9异常与中断原理及实现236

9.1 异常原理236

9.1.1 异常类型237

9.1.2 异常处理241

9.1.3 其他异常句柄242

9.1.4 Linux异常程序流243

9.2 中断原理244

9.2.1 外部中断请求244

9.2.2 Zynq - 7000 SoC内的中断环境247

9.2.3 中断控制器的功能249

9.3 Vivado环境下中断系统的实现252

9.3.1 Cortex-A9处理器中断及异常初始化流程253

9.3.2 Cortex-A9 GPIO控制器初始化流程253

9.3.3 导出硬件设计到SDK253

9.3.4 创建新的应用工程254

9.3.5 运行应用工程257

第10章 Cortex-A9定时器原理及实现258

10.1 定时器系统架构258

10.1.1 CPU私有定时器和看门狗定时器259

10.1.2 全局定时器/计数器259

10.1.3 系统看门狗定时器260

10.1.4 三重定时器/计数器262

10.1.5 I/O信号265

10.2 Vivado环境下定时器的控制实现265

10.2.1 打开前面的设计工程266

10.2.2 创建SDK软件工程266

10.2.3 运行软件应用工程268

第11章 Cortex-A9 DMA控制器原理及实现270

11.1 DMA控制器架构270

11.2 DMA控制器功能273

11.2.1 考虑AXI交易的因素274

11.2.2 DMA管理器275

11.2.3 多通道数据FIFO（MFIFO）276

11.2.4 存储器—存储器交易276

11.2.5 PL外设AXI交易276

11.2.6 PL外设请求接口277

11.2.7 PL外设长度管理278

11.2.8 DMAC长度管理279

11.2.9 事件和中断280

11.2.10 异常终止281

11.2.11 安全性282

11.2.12 IP配置选项284

11.3 DMA控制器编程指南284

11.3.1 启动控制器284

11.3.2 执行DMA传输284

11.3.3 中断服务例程285

11.3.4 寄存器描述285

11.4 DMA引擎编程指南286

11.4.1 写微码编程用于AXI交易的CCRx286

11.4.2 存储器到存储器传输286

11.4.3 PL外设DMA传输长度管理289

11.4.4 使用一个事件重新启动DMA通道291

11.4.5 中断一个处理器292

11.4.6 指令集参考292

11.5 编程限制293

11.6 系统功能之控制器复位配置295

11.7 I/O接口295

11.7.1 AXI主接口295

11.7.2 外设请求接口296

11.8 Vivado环境下DMA传输的实现296

11.8.1 DMA控制器初始化流程297

11.8.2 中断控制器初始化流程297

11.8.3 中断服务句柄处理流程298

11.8.4 导出硬件设计到SDK298

11.8.5 创建新的应用工程299

11.8.6 运行软件应用工程306

第12章 Cortex-A9安全性扩展307

12.1 TrustZone硬件架构307

12.1.1 多核系统的安全性扩展309

12.1.2 普通世界和安全世界的交互309

12.2 Zynq - 7000 APU内的TrustZone310

12.2.1 CPU安全过渡311

12.2.2 CP15寄存器访问控制312

12.2.3 MMU安全性313

12.2.4 L1缓存安全性313

12.2.5 安全异常控制313

12.2.6 CPU调试TrustZone访问控制313

12.2.7 SCU寄存器访问控制314

12.2.8 L2缓存中的TrustZone支持314

第13章 Cortex-A9 NEON原理及实现315

13.1 SIMD315

13.2 NEON架构317

13.2.1 与V FP的共性317

13.2.2 数据类型318

13.2.3 NEON寄存器318

13.2.4 NEON指令集320

13.3 NEON C编译器和汇编器321

13.3.1 向量化321

13.3.2 检测NEON321

13.4 NEON优化库322

13.5 SDK工具提供的优化选项323

13.6 使用NEON内联函数326

13.6.1 NEON数据类型327

13.6.2 NEON内联函数328

13.7 优化NEON汇编器代码329

13.8 提高存储器访问效率331

13.9 自动向量化实现332

13.9.1 导出硬件设计到SDK332

13.9.2 创建新的应用工程332

13.9.3 运行软件应用工程333

13.10 NEON汇编代码实现334

13.10.1 导出硬件设计到SDK334

13.10.2 创建新的应用工程334

13.10.3 运行软件应用工程335

第14章 Cortex-A9外设模块结构及功能337

14.1 DDR存储器控制器337

14.1.1 DDR存储器控制器接口及功能338

14.1.2 AXI存储器端口接口340

14.1.3 DDR核和交易调度器341

14.1.4 DDRC仲裁341

14.1.5 DDR控制器PHY342

14.1.6 DDR初始化和标定343

14.1.7 纠错码344

14.2 静态存储器控制器344

14.2.1 静态存储器控制器接口及功能345

14.2.2 静态存储器控制器和存储器的信号连接347

14.3 四-SPI Flash控制器348

14.3.1 四-SPI Flash控制器功能350

14.3.2 四-SPI Flash控制器反馈时钟352

14.3.3 四-SPI Flash控制器接口352

14.4 SD/SDIO外设控制器354

14.4.1 SD/SDIO控制器功能355

14.4.2 SD/SDIO控制器传输协议356

14.4.3 SD/SDIO控制器接口信号连接359

14.5 USB主机、设备和OTG控制器359

14.5.1 USB控制器接口及功能361

14.5.2 USB主机操作模式364

14.5.3 USB设备操作模式366

14.5.4 USB OTG操作模式368

14.6 吉比特以太网控制器368

14.6.1 吉比特以太网控制器接口及功能370

14.6.2 吉比特以太网控制器接口编程向导371

14.6.3 吉比特以太网控制器接口信号连接375

14.7 SPI控制器376

14.7.1 SPI控制器的接口及功能377

14.7.2 SPI控制器时钟设置规则379

14.8 CAN控制器379

14.8.1 CAN控制器接口及功能380

14.8.2 CAN控制器操作模式382

14.8.3 CAN控制器消息保存383

14.8.4 CAN控制器接收过滤器384

14.8.5 CAN控制器编程模型384

14.9 UART控制器386

14.9.1 UART控制器接口及功能387

14.10 I2C控制器389

14.10.1 I2 C速度控制逻辑390

14.10.2 I2 C控制器的功能和工作模式391

14.11 ADC转换器接口393

14.11.1 ADC转换器接口及功能394

14.11.2 ADC命令格式394

14.11.3 供电传感器报警395

14.12 PCI-E接口395

第15章 Zynq -7000内的可编程逻辑资源397

15.1 可编程逻辑资源概述397

15.2 可编程逻辑资源功能398

15.2.1 C LB、Slice和LUT398

15.2.2 时钟管理398

15.2.3 块RAM399

15.2.4 数字信号处理-DSP Slice400

15.2.5 输入/输出401

15.2.6 低功耗串行收发器402

15.2.7 PC I-E模块403

15.2.8 XADC（模拟-数字转换器）403

15.2.9 配置404

第16章 Zynq -7000内的互联结构405

16.1 系统互联架构405

16.1.1 互联模块及功能405

16.1.2 数据路径407

16.1.3 时钟域408

16.1.4 连接性409

16.1.5 AXI ID410

16.1.6 寄存器概述410

16.2 服务质量411

16.2.1 基本仲裁411

16.2.2 高级QoS411

16.2.3 DDR端口仲裁412

16.3 AXI_ HP接口412

16.3.1 AXI_ HP接口结构及特点412

16.3.2 接口数据宽度416

16.3.3 交易类型417

16.3.4 命令交替和重新排序417

16.3.5 性能优化总结417

16.4 AXI_ ACP接口418

16.5 AXI_ GP接口419

16.6 AXI信号总结419

16.7 PL接口选择423

16.7.1 使用通用主设备端口的Cortex-A9424

16.7.2 通过通用主设备的PS DMA控制器（DMAC）424

16.7.3 通过高性能接口的PL DMA424

16.7.4 通过AXI ACP的PL DMA424

16.7.5 通过通用AXI从（GP）的PL DMA429

第17章 Zynq -7000SoC内定制简单AXI - LiteIP430

17.1 设计原理430

17.2 定制AXI-Lite IP430

17.2.1 创建定制IP模板430

17.2.2 修改定制IP设计模板433

17.2.3 使用IP封装器封装外设438

17.3 打开并添加IP到设计中442

17.3.1 打开工程和修改设置442

17.3.2 添加定制IP到设计444

17.3.3 添加xdc约束文件447

17.4 导出硬件到SDK448

17.5 建立和验证软件应用工程448

17.5.1 建立应用工程449

17.5.2 下载硬件比特流文件到FPGA451

17.5.3 运行应用工程452

第18章 Zynq -7000SoC内定制复杂AXI LITEIP453

18.1 设计原理453

18.1.1 VGA IP核的设计原理453

18.1.2 移位寄存器IP核的设计原理454

18.2 定制VGA IP核456

18.2.1 创建定制VGA IP模板456

18.2.2 修改定制VGA IP模板457

18.2.3 使用IP封装器封装VGA IP461

18.3 定制移位寄存器IP核463

18.3.1 创建SHIFTER IP模板463

18.3.2 修改定制SHIFTER IP模板464

18.3.3 使用IP封装器封装SHIFTER IP466

18.4 打开并添加IP到设计中467

18.4.1 打开工程和修改设置467

18.4.2 添加定制IP到设计469

18.4.3 添加xdc约束文件472

18.5 导出硬件到SDK474

18.6 建立和验证软件工程475

18.6.1 建立应用工程475

18.6.2 下载硬件比特流文件到FPGA480

18.6.3 运行应用工程480

第19章 Zynq- 7000 AXIHP数据传输原理及实现482

19.1 设计原理482

19.2 构建硬件系统483

19.2.1 打开工程和修改设置483

19.2.2 添加并连接AXI DMA IP核484

19.2.3 添加并连接FIFO IP核486

19.2.4 连接DMA中断到PS489

19.2.5 验证和建立设计491

19.3 建立和验证软件工程491

19.3.1 导出硬件到SDK492

19.3.2 创建软件应用工程492

19.3.3 下载硬件比特流文件到FPGA503

19.3.4 运行应用工程503

第20章 Zynq-7000 ACP数据传输原理及实现504

20.1 设计原理504

20.2 打开前面的设计工程504

20.3 配置PS端口504

20.4 添加并连接IP到设计505

20.4.1 添加IP到设计506

20.4.2 系统连接506

20.4.3 分配地址空间507

20.5 使用SDK设计和实现应用工程508

20.5.1 创建新的软件应用工程509

20.5.2 导入应用程序509

20.5.3 下载硬件比特流文件到FPGA512

20.5.4 运行应用工程513

第21章 Zynq-7000软件和硬件协同调试原理及实现514

21.1 设计目标514

21.2 ILA核原理515

21.2.1 ILA触发器输入逻辑515

21.2.2 多触发器端口的使用515

21.2.3 使用触发器和存储限定条件515

21.2.4 ILA触发器输出逻辑517

21.2.5 ILA数据捕获逻辑517

21.2.6 ILA控制与状态逻辑518

21.3 VIO核原理518

21.4 构建协同调试硬件系统519

21.4.1 打开前面的设计工程519

21.4.2 添加定制IP519

21.4.3 添加 ILA和VIO核520

21.4.4 标记和分配调试网络521

21.5 生成软件工程523

21.6 S/H协同调试525

第22章 Zynq -7000SoC启动和配置原理及实现532

22.1 Zynq - 7000 SoC启动过程532

22.2 Zynq -7000 SoC启动要求532

22.2.1 供电要求533

22.2.2 时钟要求533

22.2.3 复位要求533

22.2.4 模式引脚534

22.3 Zynq - 7000 SoC内的BootROM535

22.3.1 BootROM特性535

22.3.2 BootROM头部536

22.3.3 启动设备540

22.3.4 BootROM多启动和启动分区查找543

22.3.5 调试状态544

22.3.6 BootROM后状态545

22.4 Zynq -7000 SoC器件配置接口548

22.4.1 描述功能549

22.4.2 器件配置流程551

22.4.3 配置PL554

22.4.4 寄存器概述555

22.5 生成SD卡镜像文件并启动556

22.5.1 SD卡与XC7Z020接口设计556

22.5.2 打开前面的设计工程557

22.5.3 创建第一级启动引导558

22.5.4 创建SD卡启动镜像558

22.5.5 从SD卡启动引导系统561

22.6 生成QSPI Flash镜像并启动561

22.6.1 QSPI Flash接口561

22.6.2 创建QSPI Flash镜像562

22.6.3 从QSPI Flash启动引导系统563

22.7 Cortex-A9双核系统的配置和运行564

22.7.1 构建双核硬件系统工程564

22.7.2 添加并互联IP核564

22.7.3 导出硬件设计到SDK中566

22.7.4 设置板级包支持路径567

22.7.5 建立FSBL应用工程568

22.7.6 建立CPU0应用工程568

22.7.7 建立CPU1板级支持包572

22.7.8 建立CPU1应用工程573

22.7.9 创建SD卡镜像文件577

22.7.10 双核系统运行和测试578

22.7.11 双核系统的调试578

第23章 Zynq-7000SoC内XADC原理及实现581

23.1 ADC转换器接口结构581

23.2 ADC转换器功能582

23.2.1 ADC命令格式583

23.2.3 供电传感器报警583

23.3 XADC IP核结构及信号584

23.4 开发平台上XADC接口585

23.5 在Zynq-7000 SoC内构建数模混合系统586

23.5.1 打开前面的设计工程586

23.5.2 配置PS端口586

23.5.3 添加并连接XADC IP到设计587

23.5.4 查看地址空间589

23.5.5 添加设计约束文件590

23.5.6 设计处理590

23.6 使用SDK设计和实现应用工程591

23.6.1 生成新的应用工程591

23.6.2 导入应用程序592

23.6.3 下载硬件比特流文件到FPGA597

23.6.4 运行应用工程598

第24章 Linux开发环境的构建599

24.1 构建虚拟机环境599

24.2 安装和启动Ubuntu14.04客户机操作系统602

24.2.1 新添加两个磁盘602

24.2.2 设置CD/DVD （SATA）603

24.2.3 安装Ubuntu14.04604

24.2.4 更改Ubuntu 14.04操作系统启动设备607

24.2.5 启动Ubuntu 14.04操作系统607

24.2.6 添加搜索链接资源607

24.3 安装FTP工具608

24.3.1 Windows操作系统下LeapFTP安装608

24.3.2 Ubuntu操作系统环境下FTP安装609

24.4 安装和启动SSH和git组件610

24.4.1 安装和启动SSH组件610

24.4.2 安装和git组件611

24.5 安装交叉编译器环境611

24.5.1 安装32位支持工具包612

24.5.2 安装和设置SDK 2015.4 工具612

24.6 安装和配置Qt集成开发工具614

24.6.1 Qt集成开发工具功能614

24.6.2 构建PC平台Qt环境614

24.6.3 构建ARM平台Qt环境621

第25章 构建Zynq -7000 SoC内Ubuntu硬件运行环境630

25.1 建立新的设计工程630

25.2 添加IP核路径631

25.3 构建硬件系统631

25.3.1 添加和配置ZYNQ7IP631

25.3.2 添加和配置VDMA IP632

25.3.3 添加和配置AXI Display Controller IP634

25.3.4 添加和配置HDMI Transmitter IP核635

25.3.5 添加和配置VGA IP核635

25.3.6 连接用户自定义IP核635

25.3.7 添加和配置Processor System Reset IP核637

25.3.8 连接系统剩余部分637

25.4 添加设计约束文件639

25.5 导出硬件文件640

第26章 构建Zynq -7000 SoC内Ubuntu软件运行环境642

26.1 u-boot原理及实现642

26.1.1 下载u-boot源码642

26.1.2 u-boot版文件结构643

26.1.3 u-boot工作模式644

26.1.4 u-boot启动流程644

26.1.5 编译u-boot659

26.1.6 链接脚本文件结构661

26.2 内核结构及编译663

26 2.1 内核结构663

26.2.2 下载Linux内核源码664

26.2.3 内核版本665

26.2.4 内核系统配置665

26.2.5 Bootloader启动过程668

26.2.6 Linux内核启动过程670

26.2.7 编译内核672

26.3 设备树原理及实现672

26.3.1 设备树概述672

26.3.2 设备树数据格式672

26.3.3 设备树的编译674

26.4 文件系统原理及下载674

26.5 生成Ubuntu启动镜像675

26.5.1 生成FSBL文件676

26.5.2 生成BOOT.BIN启动文件676

26.5.3 制作SD卡678

26.5.4 复制BOOT.BIN文件680

26.5.5 复制编译后的内核文件680

26.5.6 复制编译后的设备树文件681

26.5.7 复制文件系统681

26.6 启动Ubuntu操作系统682

第27章 Linux环境下简单字符设备驱动程序的开发684

27.1 驱动程序的必要性684

27.2 Linux操作系统下的设备文件类型685

27.3 Linux驱动的开发流程686

27.4 驱动程序的结构框架686

27.4.1 加载和卸载驱动函数模块686

27.4.2 字符设备中重要的数据结构和函数687

27.5 编写Makefile文件694

27.6 编译驱动程序694

27.7 编写测试程序695

27.8 运行测试程序697

第28章 Linux环境下包含中断机制驱动程序的开发698

28.1 设计原理698

28.2 编写包含中断处理的驱动代码698

28.2.1 驱动程序头文件698

28.2.2 驱动的加载和卸载函数699

28.2.3 file-operations初始化702

28.3 编写Makefile文件702

28.4 编译驱动程序702

28.5 测试驱动程序703

第29章 Linux环境下图像处理系统的构建705

29.1 系统整体架构和功能705

29.2 OV5640摄像头性能706

29.2.1 摄像头捕获模块的硬件707

29.2.2 SCCB接口规范707

29.2.3 写摄像头模组寄存器操作708

29.2.4 读摄像头模组寄存器操作709

29.2.5 摄像头初始化流程711

29.3 Vivado HLS实现拉普拉斯算子滤波算法的设计712

29.3.1 Vivado HLS工具的性能和优势713

29.3.2 拉普拉斯算法与HDL之间的映射714

29.4 图像处理系统的整体构建717

29.5 图像处理系统软件的设计719

29.5.1 Ubuntu桌面系统的构建719

29.5.2 Qt图像处理程序的开发719

29.6 嵌入式图像处理系统测试721